DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

08013754 \*\*Image available\*\*
SEMICONDUCTOR DEVICE

PUB. NO.: **2004-126513** [JP 2004126513 A]

PUBLISHED: April 22, 2004 (20040422)

INVENTOR(s): YAMAZAKI SHUNPEI

HAYAKAWA MASAHIKO TANADA YOSHIFUMI

**OSAME MITSUAKI** 

**ANZAI AYA** 

**FUKUMOTO RYOTA** 

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 2003-161409 [JP 2003161409]

FILED: June 05, 2003 (20030605)

PRIORITY: 2002-164970 [JP 2002164970], JP (Japan), June 05, 2002

(20020605)

2002-228987 [JP 2002228987], JP (Japan), August 06, 2002

(20020806)

INTL CLASS: G09F-009/30; H01L-021/822; H01L-027/04; H01L-029/786;

H05B-033/14

## **ABSTRACT**

PROBLEM TO BE SOLVED: To solve the problem wherein a semiconductor element is degraded or destroyed by electrostatic discharge.

SOLUTION: A semiconductor device is provided with a protective means having one or more pieces selected from a resistance element, a capacitive element, and a rectifying element in each pixel. By arranging the protective means between the pixel electrode of a light emitting element and the source electrode or drain electrode of a transistor, the rapid fluctuation of the potential of the source electrode or drain electrode of the transistor by electric charges charged in the pixel electrode is mitigated. In such a manner, the degradation or destruction of the semiconductor element by the electrostatic discharge is prevented.

COPYRIGHT: (C)2004,JPO

## (19) 日本国特許庁(JP)

## (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**期2004-126513** (P2004-126513A)

(43) 公開日 平成16年4月22日 (2004.4.22)


(51) Int.Cl. <sup>7</sup>	FI			テーマコード	(参考)
GO9F 9/30	GO9F	9/30	338	3K007	
HO1L 21/822	G09F	9/30	365Z	5C094	
HO1L 27/04	но5В	33/14	Α	5F038	
HO1L 29/786	HO1L	29/78	623A	5 F 1 1 O	
HO5B 33/14	HO1L	27/04	Н		
		審査請求	未請求	請求項の数8 〇L	(全 27 頁)
(21) 出願番号	特願2003-161409 (P2003-161409)	(71) 出願人	0001538	378	
(22) 出願日	平成15年6月5日 (2003.6.5)		株式会	<b>社半導体エネルギー研</b> 第	<b></b>
(31) 優先権主張番号	特願2002-164970 (P2002-164970)		神奈川.	県厚木市長谷398番埠	<u>t</u>
(32) 優先日	平成14年6月5日 (2002.6.5)	(72) 発明者	山崎	平	
(33) 優先権主張国	日本国 (JP)		神奈川	県厚木市長谷398番4	株式会社
(31) 優先權主張番号	特願2002-228987 (P2002-228987)		半導体.	エネルギー研究所内	
(32) 優先日	平成14年8月6日 (2002.8.6)	(72) 発明者	早川	<b>昌彦</b>	
(33) 優先権主張国	日本国 (JP)		神奈川	県厚木市長谷398番4	地 株式会社
			半導体	エネルギー研究所内	
		(72) 発明者	棚田	好文	
			神奈川」	果厚木市長谷398番4	k 株式会社
			半導体:	エネルギー研究所内	
		(72) 発明者	納 光	阴	
				<b>県厚木市長谷398番</b> 堆	株式会社
			半導体.	エネルギー研究所内	
				最組	そ 頁に続く

## (54) 【発明の名称】半導体装置

## (57)【要約】

【課題】 静電破壊により半導体素子が劣化或いは破壊されてしまう。

【解決手段】本発明は、抵抗素子、容量素子及び整流素子から選択された1個又は複数個が具備された保護手段を各画素に設けた半導体装置を提供する。前記保護手段を発光素子の画素電極とトランジスタのソース電極又はドレイン電極との間に配置することで、該画素電極に帯電した電荷によるトランジスタのソース電極又はドレイン電極の電位の急激な変動を緩和する。このようにして、静電破壊による半導体素子の劣化或いは破壊を防止する。



## 【特許請求の範囲】

#### 【請求項1】

発光素子及びトランジスタ、並びに前記発光素子と前記 トランジスタの間に配置された保護手段を有する画素が 複数設けられた半導体装置であって、

前記保護手段には、抵抗素子、容量素子及び整流素子か ら選択された1個又は複数個が設けられていることを特 徴とする半導体装置。

#### 【請求項2】

ート電極が接続されたトランジスタ、又はダイオードで あることを特徴とする半導体装置。

#### 【請求項3】

発光素子及びトランジスタ、並びに前記発光素子の画素 電極と前記トランジスタのソース電極又はドレイン電極 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

前記保護手段は、前記画素電極に直列に接続された抵抗 素子であることを特徴とする半導体装置。

#### 【請求項4】

発光素子及びトランジスタ、並びに前記発光素子の画素 電極と前記トランジスタのソース電極又はドレイン電極 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

前記保護手段は、前記画素電極に帯電した電荷を充電又 は放電する容量素子であることを特徴とする半導体装 置。

#### 【請求項5】

発光素子及びトランジスタ、並びに前記発光素子の画素 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

前記保護手段は、ドレイン電極とゲート電極が接続さ れ、且つソース電極が電源線に接続されたトランジスタ であり、前記画素電極に帯電した電荷を前記電源線に放 電することを特徴とする半導体装置。

## 【請求項6】

発光素子及びトランジスタ、並びに前記発光素子の画素 電極と前記トランジスタのソース電極又はドレイン電極 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

前記保護手段は、一方の電極は前記画素電極に接続さ れ、他方の電極は電源線に接続されたダイオードであ り、前記画素電極に帯電した電荷を前記電源線に放電す ることを特徴とする半導体装置。

## 【請求項7】

発光素子及びトランジスタ、並びに前記発光素子の画素 電極と前記トランジスタのソース電極又はドレイン電極 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

前記保護手段は、ドレイン電極とゲート電極が接続さ れ、且つソース電極が電源線に接続されたトランジスタ であり、前記画素電極に帯電した電荷を前記電源線に放 電して、前記画素電極の電位を前記電源線の電位もしく はそれに準ずる電位に設定することを特徴とする半導体 装置。

#### 【請求項8】

発光素子及びトランジスタ、並びに前記発光素子の画素 電極と前記トランジスタのソース電極又はドレイン電極 請求項1において、前記整流素子は、ドレイン電極とゲ 10 との間に配置された保護手段を有する画素が複数設けら れた半導体装置であって、

> 前記保護手段は、一方の電極は前記画素電極に接続さ れ、他方の電極は電源線に接続されたダイオードであ り、前記画素電極に帯電した電荷を前記電源線に放電し て、前記画素電極の電位を前記電源線の電位もしくはそ れに準ずる電位に設定することを特徴とする半導体装 置。

#### 【発明の詳細な説明】

[0001]

#### 20 【発明の属する技術分野】

本発明は、半導体装置に係る技術分野に属する。より詳 しくは、トランジスタなどの半導体素子を用いた半導体 装置に係る技術分野に属する。

[0002]

#### 【従来の技術】

近年、発光素子を有する半導体装置の開発が進められて いる。前記半導体装置は、既存の液晶表示装置がもつ利 点の他、応答速度が速く動画表示に優れ、なおかつ視野 角が広いなどの特徴も有しており、動画コンテンツが利 電極と前記トランジスタのソース電極又はドレイン電極 30 用できる次世代モバイル用フラットパネルディスプレイ として注目されている。

## [0003]

発光素子を有する半導体装置は、該発光素子と少なくと も2つのトランジスタを有する画素を複数個有する。前 記画素において発光素子と直列に接続されたトランジス タ (以下駆動用トランジスタと表記) は、該発光素子の 発光を制御する役目を担う。発光素子は、第1及び第2 の電極、並びに前記第1及び前記第2の電極との間に発 光層が挟まれた構造を有する。そして駆動用トランジス 40 タのソース電極又はドレイン電極に接続された一方の電 極は画素電極と呼ばれ、他方の電極は対向電極と呼ばれ

## [0004]

ところで、導体、半導体、絶縁体いずれの物体及び空気 には摩擦や接触等により発生した静電気が帯電する。前 記物体が強く帯電すると、静電気放電が生じる。半導体 装置の入力端子などの解放されたノードに対してこの現 象が生じると、基板上に作製された微細な半導体素子は 劣化或いは破壊されてしまう。これを静電破壊とよぶ。

## 50 [0005]

そこで図15に示すように、静電破壊を防止するため に、基板上に形成された回路(以下内部回路64と表 記)は、保護手段(保護回路ともいう)63及びFPC 62を介して外付けのIC(以下外部回路61と表記) と接続される。保護手段63は外部回路61から内部回 路64に供給する電圧・電流などを検出し、異常時には 内部回路64の破損を防止するために、電圧や電流値を 制御する。

## [0006]

#### 【発明が解決しようとする課題】

発光素子を有する半導体装置を作製する場合、まず基板 上にTFTを作製し、その後発光素子を作製する。より 詳しくは、まず基板上にTFTを作製し、次いでTFT のソース領域及びドレイン領域と電気的に接続するよう に、配線を作製する。続いて、前記配線と電気的に接続 するように発光素子の画素電極を作製する。ここまで作 製した状態は、画素電極が露出した状態であるため、該 画素電極には静電気が帯電されやすい。特にドライエッ チングや電子ビーム蒸着などの荷電粒子が伴う作製工程 では、画素電極がアンテナとなって静電破壊が誘発され 20 保護手段がダイオードである場合、前記ダイオードの一 やすい。画素電極に帯電した電荷の急激な放電は、前記 画素電極に接続された半導体素子の劣化或いは破壊につ ながる。

#### [0007]

本発明は、上述の実情を鑑みてなされたものであり、発 光素子を有する半導体装置において、作製工程中の静電 破壊を防止した半導体装置を提供することを課題とす る。より詳しくは、画素電極まで作製した状態における 静電破壊を防止した半導体装置を提供することを課題と する。

#### [0008]

## 【課題を解決するための手段】

本発明は、上述の課題を解決するために、抵抗素子、容 量素子及び整流素子から選択された1個又は複数個が具 備された保護手段を各画素に設けた半導体装置を提供す る。また本発明は、前記保護手段を発光素子の画素電極 とトランジスタのソース電極又はドレイン電極との間に 配置した半導体装置を提供する。なお上記整流素子と は、整流作用を有する素子であり、例えばドレイン電極 とゲート電極が接続されたトランジスタやダイオードな 40 どに相当する。つまり本発明の必須の構成とは、各画素 に保護手段が設けられ、該保護手段が発光素子の画素電 極と、トランジスタのソース電極又はドレイン電極との 間に配置されていることである。そして前記トランジス タのソース電極又はドレイン電極は、仮に前記保護手段 が配置されない場合に、前記画素電極に接続される。

#### [0009]

保護手段が抵抗素子である場合、画素電極とトランジス タのソース電極又はドレイン電極の間に配置して、該画 素電極に帯電した電荷が一度に且つ直接トランジスタに 50 供給されないようにすることで、該トランジスタのソー ス電極又はドレイン電極の電位の急激な変動を緩和す

## [0010]

保護手段が容量素子である場合、前記容量素子は画素電 極に帯電した電荷を充電又は放電し、該電荷を容量素子 とトランジスタに分配することで、該トランジスタのソ ース電極又はドレイン電極の電位の急激な変動を緩和す る。

#### 10 [0011]

保護手段がドレイン電極とゲート電極が接続されたトラ ンジスタである場合、前記トランジスタのソース電極は 電源線に接続される。そして前記トランジスタは、画素 電極に帯電した電荷を前記電源線に放電することで、前 記画素電極の電位を前記電源線の電位と同電位もしくは それに準ずる電位に設定する。このようにして、画素電 極に帯電した電荷に起因したトランジスタのソース電極 又はドレイン電極の電位の急激な変動を緩和する。

#### [0012]

方の電極は前記画素電極に接続され、他方の電極は電源 線に接続される。前記ダイオードは、画素電極に帯電し た電荷を前記電源線に放電することで、前記画素電極の 電位を前記電源線の電位と同電位に設定する。このよう にして、画素電極に帯電した電荷に起因したトランジス タのソース電極又はドレイン電極の電位の急激な変動を 緩和する。

#### [0013]

上記構成を有する本発明は、画素電極に帯電した電荷に 30 よるトランジスタのソース電極又はドレイン電極の電位 の急激な変動を緩和し、静電破壊を防止する。また本発 明は、作製工程中における静電破壊、特に画素電極まで 作製した状態における静電破壊を防止する。

#### [0014]

#### 【発明の実施の形態】

## (実施の形態1)

本発明の実施の形態について、図1〜図3を用いて説明 する。図1は画素電極まで作製した状態を示し、図1

(A) は半導体装置の一画素における上面図 (マスク図 面)の概略図であり、図1 (B) はその回路構成を模式 的に表した回路図である。図2は、図1の画素の断面図 である。図3は、本画素を実際に作製したパネルを光学 顕微鏡により約635倍に拡大した写真である。

#### [0015]

図1 (A) (B) に示す各画素は、列方向に配置された 信号線17及び電源線18、行方向に配置された走査線 20及びリセット線19に囲まれた領域に配置される。 また、各画素はスイッチング用トランジスタ11 (以下 トランジスタ11と表記)、駆動用トランジスタ12 (以下トランジスタ12と表記) 、消去用トランジスタ

13 (以下トランジスタ13と表記)、抵抗素子14、 容量素子15及び画素電極16を有する。抵抗素子14 及び容量素子15は保護手段21に相当する。

#### [0016]

図1(A)(B)に示す各画素の特徴として、保護手段 21である抵抗素子14と容量素子15が配置される点 が挙げられる。抵抗素子14は、画素電極16に帯電し た余分な電荷に起因したトランジスタ12の電位の急激 な変動を緩和する。より詳しくは、画素電極16とトラ 16に帯電した余分な電荷が一度に且つ直接トランジス タ12に供給されないようにすることで、該トランジス タ12のソース電極又はドレイン電極の電位の急激な変 動を緩和する。

#### [0017]

本実施の形態において、抵抗素子14は、半導体により 形成されており、数十k Qの抵抗値を有する。具体的に は20 k Ω~50 k Ωの抵抗値を有する。しかしながら 本発明はこれに限定されず、抵抗素子14を構成する材 料として、ゲート電極や配線を構成する金属等を用いて 20 もよい。また画素内に配置する抵抗素子14の形状も特 に限定されず、任意に設定することが出来る。さらに抵 抗素子14が有する抵抗値も特に限定されず、所望の抵 抗値を得ることが出来るように、構成する材料や形状を 任意に設定するとよい。

## [0018]

同様に、容量素子15は、画素電極16に帯電した余分 な電荷に起因したトランジスタ12の電位の急激な変動 を緩和する。より詳しくは、容量素子15は画素電極1 6に帯電した余分な電荷を充電又は放電する。つまり、 画素電極16に帯電した余分な電荷が、容量素子15及 びトランジスタ12に分配されることで、該トランジス タ12のソース電極又はドレイン電極の電位の急激な変 動を緩和する。

## [0019]

本実施の形態において、容量素子15は、半導体及びゲ ート絶縁膜並びにゲート電極の積層体により形成されて おり、数百fFの容量値を有する。具体的には100~ 200fFの容量値を有する。しかしながら本発明はこ 秦子15の形状は任意に設定することが出来る。また容 量素子15が有する容量値も特に限定されず、所望の容 量値を得ることが出来るように、構成する材料や形状を 任意に設定するとよい。

## [0020]

また上記以外の特徴として、トランジスタ12のチャネ ル長(L)/チャネル幅(W)の値が10以上の値に設 定される点が挙げられる。L/Wの値は、通常であれば 0.1~2であるが、本発明では10以上に設定され る。そうすると、トランジスタ12自体のゲート・ソー 50 %、窒素が1~20原子%、水素が0.1~10原子%

ス間容量が大きいため、トランジスタ12は容量素子を 兼ねることが出来る。

#### [0021]

また発光素子は、有機材料、無機材料、薄膜材料、バル ク材料及び分散材料などの広汎にわたる材料により構成 される。そのうち、主に有機材料により構成される有機 発光ダイオード (Organic Light Emi tting Diode : OLED) は代表的な発 光素子として挙げられる。OLEDは、陽極及び陰極、 ンジスタ12の間に抵抗素子14を配置して、画素電極 10 並びに前記陽極と前記陰極との間に発光層が挟まれた構 造を有し、該発光層は、上記材料から選択された1つ又 は複数の材料により構成される。また発光層におけるル ミネッセンスには、一重項励起状態から基底状態に戻る 際の発光(蛍光)と三重項励起状態から基底状態に戻る 際の発光(リン光)とが含まれる。

#### [0022]

次に、図1(A)(B)に示した半導体装置の一画素に おける代表的な断面構造を図2(A)~(C)に示す。 図2(A)~(C)は、基板上にトランジスタ及び発光 素子まで作製した状態を示す。図2(A)は図1(A) の画素のA-A に沿った断面図であり、トランジスタ 11及びトランジスタ13の断面図である。図2 (B) はB-B に沿った断面図であり、トランジスタ12及 び電源線18並びに信号線17の断面図である。図2 (C) はC-C に沿った断面図であり、容量素子15 及び画素電極16の断面図である。

## [0023]

図2(A)~図2(C)において、101は基板であ り、ガラス基板、セラミック基板、石英基板、シリコン 30 基板もしくはプラスチック基板(プラスチックフィルム を含む。)を用いることができる。また、102は下地 膜であり、窒化酸化シリコン膜、酸化窒化シリコン膜も しくはこれらの積層膜からなる。

#### [0024]

下地膜102の上には、トランジスタ11及び13の活 性層となる半導体が設けられ、該活性層は、ソース領域 103及びドレイン領域104並びにソース領域107 を有する。ソース領域103とドレイン領域104の間 と、ドレイン領域と104とソース領域107との間に れに限定されず、容量素子15を構成する材料及び容量 40 は、LDD領域105a~105h及びチャネル形成領 域106a~106dが設けられる。なお、トランジス タ11及び13の不純物領域はn型である。また同時に トランジスタ12の活性層となる半導体108~11 0、容量素子15を構成する半導体が設けられる。容量 素子15を構成する半導体は、p型不純物領域111と 真性の半導体112が設けられる。

#### [0025]

上記半導体上には、酸化シリコン膜、酸化窒化シリコン 膜(Siが25~35原子%、酸素が55~65原子

で含まれるシリコン化合物膜に相当)、窒化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜もしくはこれらの絶縁膜と窒化シリコン膜との積層膜を用いたゲート絶縁膜113が設けられる。ゲート絶縁膜113は、トランジスタ11~13のゲート絶縁膜として機能する。またゲート絶縁膜は、容量素子15の誘電体として機能する。

#### [0026]

ゲート絶縁膜113上には、金属層をパターン加工して、トランジスタ11のゲート電極114及び117、及びトランジスタ13のゲート電極116及び117、及びトランジスタ12のゲート電極118及び119が設けられる。なお、トランジスタ11及び13の各ゲート電極は、一層目の電極(窒化タンタル膜)と二層目の電極の大が二層目の電極よりも線幅が広くなっている。この特徴の形成方法並びにこのような構造のゲート電極とした理由及び利点等については、本出願人による特開2002 - 5 7162号公報を参照すれば良い。また、上記ゲート電極と同時に、容量素子15を構成する電極120、121が設けられる。

#### [0027]

これらゲート電極及び容量素子15を構成する電極上には、第1無機絶縁膜122として、窒化酸化シリコン膜( $Sin^25$ ~35原子%、酸素が15~30原子%、窒素が20~35原子%、水素が15~25原子%で含まれるシリコン化合物膜に相当)もしくはプラズマCVD法で形成された窒化シリコン膜が0.1~ $1\mu$ m(好ましくは0.2~0.5 $\mu$ m)設けられる。この第1無機絶縁膜122は、水素を15~25原子%の濃度で含むため、加熱による水素供給源として機能させ、活性層となる半導体の水素終端を行うことができる。

## [0028]

第1無機絶縁膜122上には、ポジ型の感光性有機樹脂からなる第1有機樹脂膜123が $0.7\sim5\mu m$  (好ましくは $2\sim4\mu m$ ) 設けられる。第1有機樹脂膜123は、スピンコート法により塗布して焼成され、次いでフォトマスクを用いて開口部を形成したい部分を露光することで形成される。具体的には、トランジスタ11及びトランジスタ13の配線を形成する部分、並びにトランジスタ12のゲート電極118、119と容量をとる部分を露光する。そして第1有機樹脂膜123に開口部が形成されると、該開口部において第1無機絶縁膜122は一部露出された状態になる。

## [0029]

一部露出された第1無機絶縁膜122と、第1有機樹脂膜123を覆って第2無機絶縁膜124として酸化窒化シリコン膜、窒化シリコン膜、窒化アルミニウム膜又は酸化窒化アルミニウム膜が0.1~0.2μm設けられる。第2無機絶縁膜124は、第1有機樹脂膜123に 50

対する水の出入りを抑える機能を有する。

#### [0030]

#### [0031]

なお図2(B)において、第1無機絶縁膜122及び第2無機絶縁膜124を間に介したゲート電極118及び119と配線128との積層体は容量素子に相当する。つまり本構成では、上記積層体と、ゲート絶縁膜113を間に介して半導体108~110とゲート電極118、119との積層体の2つが容量素子として機能する。そうすると、従来では1つのトランジスタ当たり100~500fFであった容量値を1000~1200fFに向上させることが出来る。上記の2つの積層体は、トランジスタ12のゲート電極(ゲート電極とソース電極間の電圧)を保持する。

#### [0032]

また図2(C)において、第1無機絶縁膜122及び第2無機絶縁膜124を間に介したゲート電極120及び121と配線130との積層体は容量素子に相当する。この容量素子は、トランジスタ12のゲート電極を保持30 する役目を担う。そして本構成では、ゲート絶縁膜113を間に介して真性の半導体112とゲート電極120及び121との積層体も容量素子として機能する。この容量素子は、保護手段として機能する。

#### [0033]

次に、ITOなどの透明導電膜をパターン加工して、配線130に接する画素電極131が設けられる。画素電極131上には、ポジ型の感光性有機樹脂からなる第2有機樹脂膜132が設けられる。第2有機樹脂膜132は、スピンコート法により塗布して焼成され、次いでフォトマスクを用いて開口部を形成したい部分を露光することで形成される。そして開口部が形成されると、該開口部において画素電極131の一部が露出した状態になる。

#### [0034]

なお本構成では、ネガ型又はポジ型の有機樹脂を用いることで、開口部の断面に丸みをもたせることができるので、後に形成される発光層や対向電極のカバレッジを良好とすることが可能となり、発光領域が減少するシュリンクという不良を低減させることができる。

## *50* 【0035】

8

そして、露出している画素電極131及び第2有機樹脂 膜132を覆うように、窒素を含む無機絶縁膜をパター ン加工して第3無機絶縁膜124が0.1~0.2μm 設けられる。次に蒸着法により発光層134が設けら れ、さらに蒸着法により対向電極135が設けられる。 画素電極131及び発光層134並びに対向電極135 の積層体が発光素子に相当する。このようにして、基板 101上にTFTと発光素子とが設けられる。

#### [0036]

次いで画素を実際に作製したパネルを光学顕微鏡により 約635倍に拡大した写真を図3に示す。具体的な仕様 として、トランジスタ12のチャネル長390μm、チ ャネル幅5μm、トランジスタ11及び13のチャネル 長4.  $5\mu$ mとした。また画素ピッチは、縦 $63\mu$ m、 横189μmであり、開口率は40%であった。

上記構成を有する本発明は、画素電極16とトランジス タ12の間に抵抗素子14を配置して、画素電極16に 帯電した余分な電荷が一度に且つ直接トランジスタ12 に供給されないようにすることで、該トランジスタ12 のソース電極又はドレイン電極の電位の急激な変動を緩 和する。また画素電極16とトランジスタ12の間に容 量素子15を配置して、画素電極16に帯電した余分な 電荷が、容量素子15及びトランジスタ12に分配され ることで、該トランジスタ12のソース電極又はドレイ ン電極の電位の急激な変動を緩和する。このように本発 明は、画素電極に帯電した電荷によるトランジスタのソ ース電極又はドレイン電極の電位の急激な変動を緩和す ることで、静電破壊を防止する。また本発明は、作製工 における静電破壊を防止する。

## [0038]

## (実施の形態2)

本発明の実施の形態について、図4~図9を用いて説明 する。図4~図6は画素電極まで作製した状態を示し、 図4 (A) ~図6 (A) は半導体装置の一画素における 上面図(マスク図面)の概略図であり、図4 (B) ~図 6 (B) はその回路構成を模式的に表した回路図であ る。図7は、図4~図6の画素の断面図である。図8、 9は、画素を実際に作製したパネルを光学顕微鏡により 約695倍に拡大した写真である。

## [0039]

図4~図6に示す各画素は、列方向に配置された信号線 17及び電源線18、行方向に配置された走査線20及 びリセット線19に囲まれた領域に配置される。また、 各画素はトランジスタ11~トランジスタ13及び画素 電極16を有する。図4(A)(B)に示す各画素は、 保護手段21に相当する抵抗素子14を有する。一方図 5 (A) (B) に示す各画素は、保護手段21に相当す

素は、保護手段21に相当する抵抗素子14及びゲート ・ドレイン間が接続されたトランジスタ22を有する。 [0040]

図4(A)(B)に示す各画素の特徴として、保護手段 21である抵抗素子14が配置される点が挙げられる。 抵抗素子14は、画素電極16に帯電した余分な電荷に 起因したトランジスタ12の電位の急激な変動を緩和す る。より詳しくは、画素電極16とトランジスタ12の 間に抵抗素子14を配置して、画素電極16に帯電した 10 余分な電荷が一度に且つ直接トランジスタ12に供給さ れないようにすることで、該トランジスタ12のソース 電極又はドレイン電極の電位の急激な変動を緩和する。

## [0041]

また本実施の形態において、抵抗素子14は、半導体に より形成されており、数十 k Ωの抵抗値を有する。具体 的には20kΩ~50kΩの抵抗値を有する。しかしな がら本発明はこれに限定されず、抵抗素子14を構成す る材料として、ゲート電極や配線を構成する金属等を用 いてもよい。また画素内に配置する抵抗素子14の形状 20 も特に限定されず、任意に設定することが出来る。さら に抵抗素子14が有する抵抗値も特に限定されず、所望 の抵抗値を得ることが出来るように、構成する材料や形 状を任意に設定するとよい。

## [0042]

図5(A)(B)に示す各画素の特徴として、保護手段 21である容量素子15が配置される点が挙げられる。 容量素子15は、画素電極16に帯電した余分な電荷に 起因したトランジスタ12の電位の急激な変動を緩和す る。より詳しくは、容量素子15は画素電極16に帯電 程中における静電破壊、特に画素電極まで作製した状態 30 した余分な電荷を充電又は放電する。つまり、画素電極 16に帯電した余分な電荷が、容量素子15及びトラン ジスタ12に分配されることで、該トランジスタ12の ソース電極又はドレイン電極の電位の急激な変動を緩和 する。

## [0043]

また本実施の形態において、容量素子15は、半導体及 びゲート絶縁膜並びにゲート電極の積層体により形成さ れており、数百fFの容量値を有する。具体的には10 0~200fFの容量値を有する。しかしながら本発明 40 はこれに限定されず、容量素子15を構成する材料及び 容量素子15の形状は任意に設定することが出来る。ま た容量素子15が有する容量値も特に限定されず、所望 の容量値を得ることが出来るように、構成する材料や形 状を任意に設定するとよい。

#### [0044]

図6 (A) (B) に示す各画素の特徴として、保護手段 21である抵抗素子14及びゲート・ドレイン間が接続 されたトランジスタ22が配置される点が挙げられる。 ゲート・ドレイン間が接続されたトランジスタ22は、 る容量素子15を有する。図6(A)(B)に示す各画 *50* 画素電極16に帯電した余分な電荷に起因したトランジ

スタ12の電位の急激な変動を緩和する。より詳しく は、トランジスタ22のソース電極23は、電源線18 又は発光素子の対向電極が接続された電源線24に接続 されており、画素電極に帯電した余分な電荷を電源線1 8 又は電源線 2 4 に放電することで、トランジスタ12 のソース電極又はドレイン電極の電位の急激な変動を緩 和する。仮にソース電極23が電源線18に接続されて いた場合には、画素電極16に帯電した余分な電荷は電 源線18に放電されて、該画素電極16の電位は電源線 ス電極23が、電源線24に接続されていた場合には、 画素電極16に帯電した余分な電荷は該電源線24に放 電されて、該画素電極16の電位は該電源線の電位(接 地電位 VSS) に設定される。このように画素電極 16 の電位を電源電位VDD又は接地電位VSSに設定し て、トランジスタ12のソース電極又はドレイン電極の 電位の急激な変動を緩和する。

#### [0045]

なおトランジスタ22の代わりに、PN接合もしくはP いる場合には、一方の電極は画素電極に接続され、他方 の電極は電源線に接続される。また上記以外にも整流作 用を有する素子ならばどのような構造の素子を用いても よい。

## [0046]

ここで用いられるダイオードのP型及びN型不純物領 域、真性半導体領域及び電極は、画素部のトランジスタ やゲート・ドレイン間が接続されたトランジスタ22と 同様の方法で作製してもよい。

## [0047]

また上記以外の特徴として、トランジスタ12のチャネ ル長(L)/チャネル幅(W)の値が10以上の値に設 定される点が挙げられる。L/Wの値は、通常であれば 0.1~2であるが、本発明では10以上に設定され る。そうすると、トランジスタ12自体のゲート・ソー ス間容量が大きいため、トランジスタ12は容量素子を 兼ねることが出来る。

#### [0048]

次に、図4~図6に示した半導体装置の一画素における 代表的な断面構造を図7(A)~(D)に示す。図7 (A) ~ (D) は、基板上にトランジスタ及び発光素子 まで作製した状態を示す。図7 (A) は図4~図6の画 素のD−D`に沿った断面図であり、トランジスタ11 及びトランジスタ13の断面図である。図7 (B) は図 4の画素のE-E に沿った断面図であり、抵抗素子1 4及び画素電極16の断面図である。図7 (C) は図5 の画素のF-F に沿った断面図であり、容量素子15 及び画素電極16の断面図である。図7(D)は図6の 画素のG-G に沿った断面図であり、トランジスタ2 2及び画素電極16の断面図である。

[0049]

図7 (A) ~ 図7 (D) において、201は基板であ り、ガラス基板、セラミック基板、石英基板、シリコン 基板もしくはプラスチック基板(プラスチックフィルム を含む。)を用いることができる。また、202は下地 膜であり、窒化酸化シリコン膜、酸化窒化シリコン膜も しくはこれらの積層膜からなる。

12

#### [0050]

下地膜202の上には、トランジスタ11及び13の活 18の電位(電源電位 $V_{DD}$ )に設定される。またソー 10 性層となる半導体が設けられ、該活性層は、ソース領域 203及びドレイン領域204並びにソース領域207 を有する。ソース領域203とドレイン領域204の間 と、ドレイン領域204とソース領域207との間に は、LDD領域205a~205h及びチャネル形成領 域206a~206dが設けられる。なお、トランジス タ11及び13の活性層はn型不純物領域である。また 同時に抵抗素子14を構成する半導体208、容量素子 15を構成する半導体が設けられる。容量素子15を構 成する半導体は、p型不純物領域209と真性の半導体 IN接合のダイオードを用いてもよい。ダイオードを用 20 210が設けられる。さらに、トランジスタ22の活性 層となる半導体が設けられ、該活性層は、ソース領域2 11及びドレイン領域212を有する。ソース領域21 1とドレイン領域212の間には、LDD領域213、 214及びチャネル形成領域215が設けられる。

#### [0051]

上記半導体上には、酸化シリコン膜、酸化窒化シリコン 膜(Siが25~35原子%、酸素が55~65原子 %、窒素が1~20原子%、水素が0.1~10原子% で含まれるシリコン化合物膜に相当)、窒化アルミニウ 30 ム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜も しくはこれらの絶縁膜と窒化シリコン膜との積層膜を用 いたゲート絶縁膜216が設けられる。ゲート絶縁膜2 16は、トランジスタ11、13及び22のゲート絶縁 膜として機能する。またゲート絶縁膜216は、容量素 子15の誘電体として機能する。

#### [0052]

ゲート絶縁膜216上には、金属層をパターン加工し て、トランジスタ11のゲート電極217及び218、 トランジスタ13のゲート電極219及び220、容量 素子15を構成する電極221、222、トランジスタ 22のゲート電極223が設けられる。なお、各トラン ジスタが有する各ゲート電極は、一層目の電極(窒化タ ンタル膜) と二層目の電極 (タングステン膜) の形状が 異なり、一層目の電極の方が二層目の電極よりも線幅が 広くなっている。

## [0053]

これらゲート電極及び容量素子15を構成する電極上に は、第1層間絶縁膜224として、窒化シリコン膜等の 珪素を含む絶縁膜が  $0.1 \mu m \sim 0.2 \mu m$ 設けられ 50 る。次いで第2層間絶縁膜225として、アクリル、ポ

リイミド、ポリアミド及びBCB(ベンゾシクロブテ ン) 等の有機樹脂からなる絶縁膜が 0. 7~5μm(好 ましくは2~4μm) 設けられる。続いて、第3層間絶 縁膜226として、スパッタ法により形成された窒化シ リコン膜等の珪素を含む膜が 0. 1 μ m ~ 0. 2 μ m 設 けられる。なお第2層間絶縁膜225は、基板201に 形成されたトランジスタによる凹凸を緩和し、平坦化す る意味合いが強いので、平坦性に優れた膜が好ましい。 [0054]

素電極234~236が0. 1μm~0. 2μm設けら れる。続いて、ゲート絶縁膜216、第1層間絶縁膜2 24及び第2層間絶縁膜225並びに第3層間絶縁膜2 26にドライエッチング法によりコンタクトホールが形 成され、該コンタクトホールを覆うように形成された導 電膜をパターン加工することで、ソース配線227、2 29、231及びドレイン配線228、233として、 Ti膜O. 1μm、Al膜O. 35μm、Ti膜O. 1 5μmが積層して設けられる。同時に半導体208と画 素電極234を接続する配線230、p型不純物領域2 09と画素電極234を接続する配線231が設けられ る。なおドレイン配線233は、トランジスタ22のド レイン電極とゲート電極を接続する。

## [0055]

上記画素電極及び配線上には、第4層間絶縁膜237と して、アクリル、ポリイミド、ポリアミド及びBCB (ベンゾシクロブテン) 等の有機樹脂からなる絶縁膜が 0.  $7 \sim 5 \mu m$  (好ましくは2~4 $\mu m$ ) 設けられる。 第4層間絶縁膜237は、スピンコート法により塗布し て焼成され、次いでフォトマスクを用いて開口部を形成 30 したい部分を露光することで形成される。そして開口部 が形成されると、該開口部において画素電極234~2 36の一部が露出した状態になる。

#### [0056]

なお本構成では、有機樹脂を用いることで、開口部の断 面に丸みをもたせることができるので、後に形成される 発光層や対向電極のカバレッジを良好とすることが可能 となり、発光領域が減少するシュリンクという不良を低 減させることができる。

#### [0057]

次に蒸着法により発光層238が設けられ、さらに蒸着 法により対向電極239が設けられる。画素電極234 ~236、発光層238及び対向電極239の積層体が 発光素子に相当する。このようにして、基板101上に TFTと発光素子とが設けられる。

## [0058]

次いで画素を実際に作製したパネルを光学顕微鏡により 約695倍に拡大した写真を図8、9に示す。図8に示 す各画素は図4に示す画素に対応し、図9に示す画素は 14

ンジスタ12のチャネル長390μm、チャネル幅5μ m、トランジスタ11及び13のチャネル長4.5μm であった。また画素ピッチは、縦63μm、横189μ mであった。なお図8に示す画素において、抵抗素子1 4の形状が図4に示す画素と異なり、S字状となってい

る。また図8、9に示す両画素では、トランジスタ11 及び13が配線で覆われている。

[0059]

上記構成を有する本発明は、画素電極16とトランジス 次に、ITOなどの透明導電膜をパターン加工して、画 10 タ12の間に抵抗素子14を配置して、画素電極16に 帯電した余分な電荷が一度に且つ直接トランジスタ12 に供給されないようにすることで、該トランジスタ12 のソース電極又はドレイン電極の電位の急激な変動を緩 和する。また画素電極16とトランジスタ12の間に容 **量素子15を配置して、画素電極16に帯電した余分な** 電荷が、容量素子15及びトランジスタ12に分配され ることで、該トランジスタ12のソース電極又はドレイ ン電極の電位の急激な変動を緩和する。また、画素電極 16とトランジスタ12の間にゲート・ドレイン間が接 続されたトランジスタ22を配置して、画素電極16に 帯電した余分な電荷を電源線に放電することで、該トラ ンジスタ12のソース電極又はドレイン電極の電位の急 激な変動を緩和する。このように本発明は、画素電極に 帯電した電荷によるトランジスタのソース電極又はドレ イン電極の電位の急激な変動を緩和することで、静電破 壊を防止する。また本発明は、作製工程中における静電 破壊、特に画素電極まで作製した状態における静電破壊 を防止する。

## [0060]

## (実施の形態3)

上述の実施の形態1、2では、画素電極まで作製した状 態における回路図を示したが、本実施の形態では、発光 素子まで作製した状態における回路図について図10**を** 用いて説明する。

## [0061]

図10(A)~図10(D)に示した各画素は、図1、 4、5、6に示した各画素に対応する。全ての画素にお いて、トランジスタ12と発光素子25の画素電極の間 には、抵抗素子14、容量素子15及び整流素子22か 40 ら選択された1個又は複数個に相当する保護手段が設け られている。また発光素子25の対向電極は、電源線2 4に接続されている。

## [0062]

さらに図10(A)~図10(D)に示した各画素は、 トランジスタ11及び13がnチャネル型であり、トラ ンジスタ12がpチャネル型であるが、本発明ではトラ ンジスタの導電型は特に限定されない。また画素の構成 もトランジスタ11~13及び保護手段を有する構成に 限定されない。本発明の必須の構成は、各画素に保護手 図5に示す画素に対応する。具体的な仕様として、トラ 50 段が設けられ、該保護手段が発光素子の画素電極と、ト

ランジスタのソース電極又はドレイン電極との間に配置 されていることである。そして前記トランジスタのソー ス電極又はドレイン電極は、仮に前記保護手段が配置さ れない場合に、前記発光素子の画素電極に接続されるト ランジスタである。

#### [0063]

なお図10(D)において、整流素子22として、ドレ イン電極とゲート電極が接続されたトランジスタ、ダイ オードのいずれを用いてもよい。

## [0064]

本実施の形態は、実施の形態1、2と任意に組み合わせ ることができる。

#### [0065]

#### (実施の形態4)

本実施の形態では、半導体装置の全体の構成について図 11、12を用いて説明する。まず、トランジスタ等が 設けられた素子基板がシーリング材によって封止される 状態について、図11を用いて説明する。

#### [0066]

図11(A)は、図1、2に示した画素の画素部及び駆 20 動回路を簡単に示した断面図である。図11 (A) の画 素部において、本来トランジスタ12のL/W値は10 以上に設定されているが、ここでは簡略化して図示して いる。また駆動回路において、対向電極135の一部は 引き出し配線140と接続される。引き出し配線140 は、FPC (フレキシブルプリントサーキット) に接続 される入力端子と接続される。

#### [0067]

図11(B)は、FPCと接続される部分(FPC接続 部145)を示した断面図である。ゲート絶縁膜113 30 上には、ゲート電極と同じ導電体から形成された引き回 し配線144が設けられる。引き回し配線144は、第 1有機樹脂膜123の開口部において、コンタクトホー ル143を介して引き出し配線140と接続される。引 き回し配線144上には、第1有機樹脂膜123の開口 部が設けられ、さらに第1無機絶縁膜122及び第2無 '機絶縁膜124がエッチングされて除去されることで、 該引き回し配線144は露出される。引き回し配線14 4上には、画素電極131と同じ透明導電体から形成さ れた入力端子145が設けられる。この入力端子145 には、異方性を有する導電性の樹脂150を介して、F PCの端子152に接続されている。151は配線の保 護膜であり、153はフィルム膜である。141はカバ 一材であり、気密性が高く脱ガスの少ないシーリング材 142により封止されている。

#### [0068]

次いで半導体装置の全体の構成について、図12を用い て説明する。図12は、トランジスタが形成された素子 基板をシーリング材によって封止することによって形成 2 (A) のB-B'における断面図、図12 (C) は図 12(A)のA-A'における断面図である。

#### [0069]

図12(A)~図12(C)において、基板401上に は、画素部 (表示部) 402、該画素部402を囲むよ うに設けられた信号線駆動回路403、走査線駆動回路 404a、404b及び保護手段405が配置され、こ れらを囲むようにしてシール材406が設けられてい る。画素部402の構造については、上述の実施の形態 10 及びその説明を参照すれば良い。シール材406として は、ガラス材、金属材(代表的にはステンレス材)、セ ラミックス材、プラスチック材 (プラスチックフィルム も含む)が用いられる。

#### [0070]

このシール材406は、信号線駆動回路403、走査線 駆動回路404a、404b及び保護手段405の一部 に重畳させて設けても良い。そして、該シール材406 を用いてシーリング材407が設けられ、基板401、 シール材406及びシーリング材407によって密閉空 間408が形成される。シーリング材407には予め凹 部の中に吸湿剤(酸化バリウムもしくは酸化カルシウム 等)409が設けられ、上記密閉空間408の内部にお いて、水分や酸素等を吸着して清浄な雰囲気に保ち、発 光素子の劣化を抑制する役割を果たす。この凹部は目の 細かいメッシュ状のカバー材410で覆われており、該 カバー材410は、空気や水分は通し、吸湿剤409は 通さない。なお、密閉空間408は、窒素もしくはアル ゴン等の希ガスで充填しておけばよく、不活性であれば 樹脂もしくは液体で充填することも可能である。

## [0071]

また、基板401上には、信号線駆動回路403及び走 査線駆動回路404a、404bに信号を伝達するため の入力端子部411が設けられ、該入力端子部411へ はFPC412を介してビデオ信号等のデータ信号が伝 達される。入力端子部411の断面は、図12 (B) の 通りであり、走査線もしくは信号線と同時に形成された 配線からなる入力配線413とFPC412側に設けら れた配線415とを、導電体416を分散させた樹脂4 17を用いて電気的に接続してある。なお、導電体41 6としては、球状の高分子化合物に金もしくは銀といっ たメッキ処理を施したものを用いれば良い。

## [0072]

本実施の形態において、保護手段は、画素部202及び 入力端子部411と信号線駆動回路403との間に設け られている。入力端子部411と信号線駆動回路403 との間に設けられた保護手段405は、両者の間に突発 的なパルス信号等の静電気が入った際に、該パルス信号 を外部へ逃がす役割を果たす。勿論、保護手段は、他の 場所、例えば画素部402と信号線駆動回路403との された半導体装置の上面図であり、図12(B)は図1 50 間や画素部402と走査線駆動回路404a、404b

の間などに設けても構わない。

#### [0073]

本実施の形態は、実施の形態1~3と任意に組み合わせ ることができる。

#### [0074]

#### (実施の形態5)

本実施の形態では、信号線等を介して画素を制御する信 号線駆動回路、走査線駆動回路の構成とその動作につい て、図13を用いて簡単に説明する。

#### [0075]

最初に信号線駆動回路について図13(A)を用いて説 明する。信号線駆動回路、シフトレジスタ311、第1 のラッチ回路312及び第2のラッチ回路313を有す る。シフトレジスタ311は、フリップフロップ回路 (FF) 等を複数列用いて構成され、クロック信号 (S -CLK)、スタートパルス(S-SP)、クロック反 転信号(S-CLKb)が入力される。これらの信号の タイミングに従って、順次サンプリングパルスが出力さ れる。シフトレジスタ311により出力されたサンプリ ングパルスは、第1のラッチ回路312に入力される。 第1のラッチ回路312には、デジタルビデオ信号が入 力されており、サンプリングパルスが入力されるタイミ ングに従って、各列でビデオ信号を保持していく。

#### [0076]

第1のラッチ回路312において、最終列までビデオ信 号の保持が完了すると、水平帰線期間中に、第2のラッ チ回路313にラッチパルスが入力され、第1のラッチ 回路312に保持されていたビデオ信号は、一斉に第2 のラッチ回路313に転送される。すると、第2のラッ に信号線 $S_1 \sim S_x$ に入力される。第2のラッチ回路3 13に保持されたビデオ信号が信号線 $S_1 \sim S_x$ に入力 されている間、シフトレジスタ311においては再びサ ンプリングパルスが出力される。以後この動作を繰り返 す。

## [0077]

次いで走査線駆動回路について図13(B)を用いて説 明する。各走査線駆動回路は、シフトレジスタ314、 バッファ315を有する。動作を簡単に説明すると、シ フトレジスタ314は、クロック信号(G-CLK)、 スタートパルス (G-SP) 及びクロック反転信号 (G -CLKb)に従って、順次サンプリングパルスを出力 する。その後バッファ315で増幅されたサンプリング パルスは、走査線に入力されて1行ずつ選択状態にして いく。そして選択された走査線によって制御される画素 には、順に信号線S1~Sェからデジタルビデオ信号が 書き込まれる。なおシフトレジスタ314と、バッファ 315の間にはレベルシフタ回路を配置した構成にして もよい。レベルシフタ回路を配置することによって、ロ ジック回路部とバッファ部の電圧振幅を変えることが出 50 ることが可能である。

来る。

#### [0078]

本実施の形態は、実施の形態1~4と任意に組み合わせ ることが可能である。

18

#### [0079]

#### (実施の形態6)

本実施の形態では、本発明の半導体装置に適用される駆 動方式について簡単に説明する。

#### [0800]

10 多階調の画像を表示するときの駆動方式としては、大別 してアナログ階調方式とデジタル階調方式が挙げられる が、本発明の半導体装置では両方式を適用することが出 来る。両方式の相違点は、発光素子の発光、非発光の各 状態において該発光素子を制御する方法にある。前者の アナログ階調方式は、発光素子に流れる電流量を制御し て階調を得るという方式である。また後者のデジタル階 調方式は、発光素子がオン状態(輝度がほぼ100%で ある状態)と、オフ状態(輝度がほぼ0%である状態) の2つの状態のみによって駆動するという方式である。

#### 20 [0081]

デジタル階調方式においては、多階調の画像を表現する ためにデジタル階調方式と面積階調方式とを組み合わせ た方式(以下面積階調方式と表記)やデジタル階調方式 と時間階調方式とを組み合わせた方式(以下時間階調方 式と表記)が提案されている。

## [0082]

面積階調方式とは、1画素を複数の副画素に分割し、各 副画素で発光又は非発光を選択することで、1画素にお いて発光している面積と、それ以外の面積との差をもっ チ回路313に保持されたビデオ信号は、1行分が同時 30 て階調を表現する方式である。また時間階調方式とは、 特開2001-5426号にて報告されているように、 発光素子が発光している時間を制御することにより、階 調表現を行う方式である。具体的には、1フレーム期間 を長さの異なる複数のサブフレーム期間に分割し、各期 間での発光素子の発光又は非発光を選択することで、1 フレーム期間内で発光した時間の長さの差をもって階調 を表現する。

## [0083]

本発明の半導体装置は、アナログ階調方式、デジタル階 40 調方式のいずれも適用することができる。また単色表 示、多色表示のいずれも行うことが出来る。なお多色表 示を行う場合には、1画素にRGBの各色に対応した複 数の副画素が設けられる。各副画素は、RGBの各材料 の電流密度やカラーフィルタなどの透過率の相違によ り、同じ電圧を印加したとしても発せられる光の輝度は 異なってしまうことがある。そのため、各色に対応した 各副画素で電源線の電位を変えることが好ましい。

#### [0084]

本実施の形態は、実施の形態1~5と任意に組み合わせ

#### [0085]

#### (実施の形態7)

本発明が適用される電子機器として、ビデオカメラ、デ ジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウン トディスプレイ)、ナビゲーションシステム、音響再生 装置(カーオーディオ、オーディオコンポ等)、ノート 型パーソナルコンピュータ、ゲーム機器、携帯情報端末 (モバイルコンピュータ、携帯電話、携帯型ゲーム機ま たは電子書籍等)、記録媒体を備えた画像再生装置(具 c (DVD) 等の記録媒体を再生し、その画像を表示し うるディスプレイを備えた装置) などが挙げられる。そ れらの電子機器の具体例を図14に示す。

#### [0086]

図14(A)は発光装置であり、筐体2001、支持台 2002、表示部2003、スピーカー部2004、ビ デオ入力端子2005等を含む。本発明は表示部200 3に適用することができる。発光装置は自発光型である ためバックライトが必要なく、液晶ディスプレイよりも 薄い表示部とすることができる。なお、発光装置は、パ 20 消費電流を抑えることができる。 ソコン用、TV放送受信用、広告表示用などの全ての情 報表示用表示装置が含まれる。

#### [0087]

図14(B)はデジタルスチルカメラであり、本体21 01、表示部2102、受像部2103、操作キー21 04、外部接続ポート2105、シャッター2106等 を含む。本発明は、表示部2102に適用することがで きる。

## [0088]

図14(C)はノート型パーソナルコンピュータであ り、本体2201、筐体2202、表示部2203、キ ーボード2204、外部接続ポート2205、ポインテ ィングマウス2206等を含む。本発明は、表示部22 03に適用することができる。

#### [0089]

図14(D)はモバイルコンピュータであり、本体23 01、表示部2302、スイッチ2303、操作キー2 304、赤外線ポート2305等を含む。本発明は、表 示部2302に適用することができる。

## [0090]

図14(E)は記録媒体を備えた携帯型の画像再生装置 (具体的にはDVD再生装置)であり、本体2401、 筐体2402、表示部A2403、表示部B2404、 記録媒体(DVD等)読み込み部2405、操作キー2 406、スピーカー部2407等を含む。表示部A24 03は主として画像情報を表示し、表示部B2404は 主として文字情報を表示するが、本発明は表示部A、B 2403、2404に適用することができる。なお、記 録媒体を備えた画像再生装置には家庭用ゲーム機器など も含まれる。

[0091]

2に適用することができる。

図14(F)はゴーグル型ディスプレイ(ヘッドマウン トディスプレイ)であり、本体2501、表示部250 2、アーム部2503を含む。本発明は、表示部250

20

#### [0092]

図14(G)はビデオカメラであり、本体2601、表 示部2602、筐体2603、外部接続ポート260 4、リモコン受信部2605、受像部2606、バッテ 体的にはDigital Versatile Dis 10 リー2607、音声入力部2608、操作キー2609 等を含む。本発明は、表示部2602に適用することが できる。

#### [0093]

図14(H)は携帯電話であり、本体2701、筐体2 702、表示部2703、音声入力部2704、音声出 力部2705、操作キー2706、外部接続ポート27 07、アンテナ2708等を含む。本発明は、表示部2 703に適用することができる。なお、表示部2703 は黒色の背景に白色の文字を表示することで携帯電話の

#### [0094]

なお、将来的に発光材料の発光輝度が高くなれば、出力 した画像情報を含む光をレンズ等で拡大投影してフロン ト型若しくはリア型のプロジェクターに用いることも可 能となる。

## [0095]

また、上記電子機器はインターネットやCATV(ケー ブルテレビ)などの電子通信回線を通じて配信された情 報を表示することが多くなり、特に動画情報を表示する 30 機会が増してきている。発光材料の応答速度は非常に高 いため、発光装置は動画表示に好ましい。

## [0096]

また、発光装置は発光している部分が電力を消費するた め、発光部分が極力少なくなるように情報を表示するこ とが望ましい。従って、携帯情報端末、特に携帯電話や 音響再生装置のような文字情報を主とする表示部に発光 装置を用いる場合には、非発光部分を背景として文字情 報を発光部分で形成するように駆動することが望まし い。

## 40 [0097]

以上の様に、本発明の適用範囲は極めて広く、あらゆる 分野の電子機器に用いることが可能である。また本実施 の形態の電子機器は、実施の形態1~6に示したいずれ の構成の半導体装置を用いても良い。

#### [0098]

## (実施の形態8)

形態7において示した電子機器には、発光素子が封止さ れた状態にあるパネルに、コントローラ、電源回路等を 含むICが実装された状態にあるモジュールが搭載され 50 ている。モジュールとパネルは、共に表示装置の一形態

に相当する。ここでは、モジュールの具体的な構成につ いて説明する。

#### [0099]

図16(A)に、コントローラ801及び電源回路80 2がパネル800に実装されたモジュールの外観図を示 す。パネル800には、発光素子が各画素に設けられた 画素部803と、前記画素部803が有する画素を選択 する走査線駆動回路804と、選択された画素にビデオ 信号を供給する信号線駆動回路805とが設けられてい る。またプリント基板806にはコントローラ801、 電源回路802が設けられ、コントローラ801又は電 源回路802から出力された各種信号及び電源電圧は、 FPC807を介してパネル800の画素部803、走 査線駆動回路804及び信号線駆動回路805に供給さ れる。そしてプリント基板806への電源電圧及び各種 信号は、複数の入力端子が配置されたインターフェース (I/F)部808を介して供給される。

## [0100]

なお、本実施例ではパネル800にプリント基板806 に限定されない。COG (Chip on Glas s) 方式を用い、コントローラ801、電源回路802 をパネル800に直接実装させるようにしても良い。ま た、プリント基板806において、引きまわしの配線間 に形成される容量や配線自体が有する抵抗等によって、 電源電圧や信号にノイズがのったり、信号の立ち上がり が鈍ったりすることがある。そこで、プリント基板80 6にコンデンサ、バッファ等の各種素子を設けて、電源 電圧や信号にノイズがのったり、信号の立ち上がりが鈍 ったりするのを防ぐようにしても良い。

#### [0.101]

図16(B)に、プリント基板806の構成をブロック 図で示す。インターフェース808に供給された各種信 号と電源電圧は、コントローラ801と、電源電圧80 2に供給される。コントローラ801は、アナログイン ターフェイス回路809、位相ロックドループ(PL L:Phase Locked Loop) 810、制 御信号生成回路811及びSRAM (Static R andom Access Memory) 812, 8 13とを有する。なおここではSRAMを用いている が、SRAMの代わりに、SDRAMや、高速でデータ の書き込みや読み出しが可能であるならばDRAM (D ynamic Random Access emory)も用いることが可能である。

## [0102]

インターフェース808を介して供給されたアナログビ デオ信号は、アナログインターフェイス回路809にお いてA/D変換及びパラレルーシリアル変換され、R、 G、Bの各色に対応するデジタルビデオ信号として制御

ース808を介して供給された各種信号を基に、アナロ グインターフェイス回路809においてHsync信 号、Vsync信号、クロック信号CLKなどが生成さ れ、制御信号生成回路811に入力される。インターフ ェース808に直接デジタルビデオ信号が入力される時 は、アナログインターフェイス回路809は配置しなく

## てもよい。 [0103]

位相ロックドループ810は、インターフェース808 10 を介して供給される各種信号の周波数と制御信号生成回 路811の動作周波数の位相とを合わせる機能を有す る。制御信号生成回路811の動作周波数は、インター フェース808を介して供給された各種信号の周波数と 必ずしも同じではないが、互いに同期するように制御信 号生成回路811の動作周波数を位相ロックドループ8 10において調整する。

## [0104]

制御信号生成回路811に入力されたビデオ信号は、一 旦SRAM812、813に書き込まれ、保持される。 がFPCを用いて実装されているが、必ずしもこの構成 20 制御信号生成回路811では、SRAM812に保持さ れている全ビットのビデオ信号のうち、全画素に対応す るビデオ信号を1ビット分づつ読み出し、パネル800 の信号線駆動回路805に供給する。制御信号生成回路 811は、各ビットの発光素子が発光する期間に関する 情報を、パネル800の走査線駆動回路804に供給す る。電源回路802は、所定の電源電圧をパネル800 の信号線駆動回路805、走査線駆動回路804及び画 素部803に供給する。

#### [0105]

30 次いで、電源回路802の構成について、図17を用い て説明する。電源回路802は、4つのスイッチングレ ギュレータコントロール860を用いたスイッチングレ ギュレータ854とシリーズレギュレータ855とから なる。一般的にスイッチングレギュレータは、シリーズ レギュレータに比べて小型、軽量であり、降圧だけでな く昇圧や正負反転することも可能である。一方シリーズ レギュレータは、降圧のみに用いられるが、スイッチン グレギュレータに比べて出力電圧の精度は良く、リプル やノイズはほとんど発生しない。本実施例の電源回路8 40 02では、両者を組み合わせて用いる。

#### [0106]

図17に示すスイッチングレギュレータ854は、スイ ッチングレギュレータコントロール (SWR) 860、 アテニュエイター(減衰器:ATT)861、トランス (T) 862、インダクター (L) 863、基準電源 (Vref) 864、発振回路 (OSC) 865、ダイ オード866、バイポーラトランジスタ867、可変抵 抗868及び容量869を有する。スイッチングレギュ レータ854において外部のLiイオン電池(3.6 信号生成回路811に入力される。また、インターフェ 50 V)等の電圧が変換されると、陰極に与えられる電源電

圧と、スイッチングレギュレータ854に供給される電 源電圧が生成される。

#### [0107]

シリーズレギュレータ855は、バンドギャップ回路 (BG) 870、アンプ871、オペアンプ1~6、電 流源873、可変抵抗874及びバイポーラトランジス タ875を有し、スイッチングレギュレータ854にお いて生成された電源電圧が供給されている。シリーズレ ギュレータ855では、スイッチングレギュレータ85 回路870において生成された一定の電圧に基づいて、 各色の発光素子の陽極に電流を供給するための配線(電 流供給線)に与える直流の電源電圧を生成する。

## [0108]

なお電流源873は、ビデオ信号の電流が画素に書き込 まれる駆動方式の場合に用いる。この場合、電流源87 3において生成された電流は、パネル800の信号線駆 動回路805に供給される。なお、ビデオ信号の電圧が 画素に書き込まれる駆動方式の場合には、電流源873 は必ずしも設ける必要はない。

#### [0109]

次いで、電源回路802の構成要素であるシリーズレギ ュレータ855における動作について、図18を用いて 簡単に説明する。バンドギャップ回路870では基準電 圧を発生し、その基準電圧はアンプ871で増幅され、 ここでは10Vの電源を作成する。また、バンドギャッ プ回路870で生成された電圧は、電流源873にも使 用される。

なおバンドギャップ回路870は外部のON/OFF端 子で制御される。これは主に電源立ち上がり時などに、 スイッチングレギュレータ854から供給される電圧が 安定していない場合があり、そのまま使うとバンドギャ ップ回路870から所望の信号を得ることが困難である ために配置するものであり、ON/OFF端子によりデ ィレイを持たせてこのような現象を抑制する。

## [0110]

オペアンプ1はアンプ871から供給される+10Vの 電圧を内部抵抗で+5Vに分圧したものを供給し、バッ ファとして機能する。オペアンプ2はアンプ871から 供給される+10Vの電圧を内部抵抗で+8Vにしたも のを供給し、バッファとして機能する。オペアンプ3は アンプ871から供給される+10Vの電圧を外部可変 抵抗で分圧したものを供給し、バッファとして機能す る。オペアンプ4~6はアンプ871から供給される+ 10 Vの電圧を外部可変抵抗で分圧したものを供給し、 バッファとして機能する。なお、オペアンプ4~6は出 力電流量が多く必要なため、最終出力段にはトランジス タ875を用いる。電流源873はバンドギャップ回路 870で発生した基準電圧を外部抵抗で電流に変換し、

873は温度変化により供給する電流量が左右される場 合があるため、温度変化は小さく抑制する必要がある。 本構成では、シリーズレギュレータ855は、スイッチ

ングレギュレータ854で構成された+12Vの電源に より、6つの直流電源を構成している。

## [0111]

次いで、電源回路802の構成要素であるスイッチング レギュレータ854における構成と動作について、図1 9を用いて簡単に説明する。スイッチングレギュレータ 4において生成された電源電圧を用い、バンドギャップ 10 コントロール (SWR) 860は、誤差アンプ $1\sim4$ 、 コンパレータ1~4及び出力回路1~4から構成され る。ATT861は抵抗890、891から構成され る。誤差アンプ1~4はスイッチングレギュレータの出 力電圧を検出する。誤差アンプ1~4は、電圧利得が固 定しており、システムに対して安定した位相補償ができ る。コンパレータ1~4は1つの反転入力と2つの非反 転入力をもつ電圧比較器で、入力電圧に応じて出力パル スのオン時間をコントロールする電圧ーパルス幅変換器 である。上記以外のスイッチングレギュレータ854の 20 構成要素は、上述したので省略する。

#### [0112]

スイッチングレギュレータ854では、トランジスタ8 67の動作がオンかオフかのどちらかのモードで常に動 作をしている。このモードの時間の比率を変えることに よって、直流出力電圧を安定化させる。従って、トラン ジスタ867の電力損失は少なく、電力変換効率のよい 電源となる。しかしながら、オン/オフのスイッチング 周波数は高周波数であるため、トランス862は小型化 できる。ここでは、スイッチングレギュレータ854 30 は、+3.6 Vの電圧を入力し、その電圧を昇圧して6 つの直流電源を構成する。その出力電圧は、+12V、 - 2 V、+ 8 V、- 1 2 V、+ 5 V、- 3 Vとなる。そ のうち、+12Vと-2V、+5Vと-3Vは同一の回 路から発生させる。

## [0113]

次いで、ON/OFF端子とバンドギャップ回路870 の構成について、図20を用いて説明する。バンドギャ ップ回路870はトランジスタ892~899、抵抗9 00~903から構成される。出力端子は、アンプ87 40 1に接続される。図20の構成を有するバンドギャップ 回路870は、基準電圧を発生する機能を有する。 続いて、シリーズレギュレータ855の構成要素である アンプ(DCアンプ)871の構成について、図21を 用いて説明する。アンプ871はトランジスタ905~ 915、抵抗916~920、容量体922を有する。 入力端子にはバンドギャップ回路870から信号が供給 される。出力端子から出力される信号は、オペアンプ1 ~6に供給される。

オペアンプ1~3の構成について図22を用いて説明す 内部のカレントミラーで反転して出力する。この電流源 50 る。オペアンプ $1\sim3$ は、トランジスタ $925\sim93$ 

5、940、抵抗936~939、941、容量素子9 42を有する。入力端子にはバンドキャップ回路870 から信号が供給される。出力端子から出力される信号は パネル800に供給される。

オペアンプ4~6の構成について図23を用いて説明す る。オペアンプ4~6は、トランジスタ945~95 5、960、抵抗956~959、961、962、容 **量素子962を有する。入力端子にはバンドキャップ回** 路870から信号が供給される。出力端子から出力され る信号は、各色の発光素子の陽極に電流を供給するため 10 の配線(電流供給線)に与える。

電流源873の構成について図24を用いて説明する。 電流源873は、トランジスタ965~973、抵抗9 74~980、容量素子981、982を有する。入力 端子にはバンドギャップ回路870から信号が供給され

## [0114]

上記構成を有する電源回路802とコントローラ801 がパネル800に実装され、本発明の一実施形態である モジュールが完成する。

#### [0115]

## 【実施例】

#### (実施例1)

本実施例では、静電破壊試験器を用いて静電破壊試験を 行った結果について、表1を用いて説明する。本実験 は、保護手段を有する場合と、保護手段を有していない 場合の駆動用TFTの特性について比較したものであ り、より詳しくは、各駆動用TFTのしきい値電圧(V th)と立ち上がり電圧(Shift)の特性を比較し た結果について説明する。なお保護手段は、発光素子の 30 駆動用TFTは、Lが390 $\mu$ m、Wが5 $\mu$ mである。 画素電極と駆動用TFTのドレイン又はソースとの間に 配置されるものであり、また、上記実施の形態において 示したように、保護手段としては、抵抗素子、容量素子

及び整流素子から選択された1個又は複数個が設けられ る。前記整流素子とは、ドレイン電極とゲート電極が接 続されたトランジスタ、又はダイオードに相当する。

#### [0116]

まず、表1の横軸について説明する。左から順に説明す ると、normalは保護手段を有していない場合に相 当する。このnormal以外は保護手段を有するもの であり、res1は保護手段として抵抗素子(20k Ω)を有する場合、 r e s 2 は保護手段として抵抗素子 (50kΩ)を有する場合、cap1は保護手段として 容量素子(100fF)を有する場合である。

res+Diは、保護手段として抵抗素子及び整流素子 を有し、駆動用TFTに対して該抵抗素子は直列接続、 該整流素子は並列接続している。このときの整流素子 は、ゲート・ドレイン間が接続されたP型TFT(チャ ネル長 (L) が 8.  $5 \mu$  m、チャネル幅 (W) が  $3 \mu$ m) に相当する。

Di (P)は、保護手段として直列接続された抵抗素子 .及び整流素子を有する場合に相当する。このときの整流 20 素子は、ゲート・ドレイン間が接続されたP型TFT (Lが5 μm、Wが5 μm) に相当する。

Di (N)は、保護手段として直列接続された抵抗素子 及び整流素子を有する場合に相当する。このときの整流 素子は、ゲート・ドレイン間が接続されたN型TFT  $(Lが5 \mu m, Wが5 \mu m)$  に相当する。

Di (PIN)は、保護手段として直列接続された抵抗 素子及び整流素子を有する場合に相当する。このときの 整流素子は、PIN接合のダイオード(I層部分はLが 1 μm、Wが15.5 μm) に相当する。なお、全ての

## [0117]

## 【表1】

	normal	res1	res2	сар1	res+Di	Di(P)	Di(N)	Di(PIN)
\Delta Vth (kV)	0.80	0.13	0.08	0.03	0.08	0.13	0.06	0.06
∆shift (kV)	0.73	0.06	0.02	0.40	0.06	0.03	0.11	0.06

(試験条件:ドレイン側に2.5kV印加、1秒間隔で5回繰り返し)

#### [0118]

本実験は上記の全てのサンプルに対して行ったものであ り、まずは初期状態として、各駆動用TFTのしきい値 電圧及び立ち上がり電圧を測定した。次に、発光素子の 画素電極が接続される端子(ドレイン側の端子)に、 2. 5 k V の電圧値を 1 秒間隔で 5 回印加した後、再 度、しきい値電圧及び立ち上がり電圧を測定した。 そして、各サンプルで、初期状態と、各電圧値を印加し た後の変化量 (差) の絶対値を求めた。そのときのしき い値電圧の変化量 (ΔVth)、立ち上がり電圧 (ΔS 50

hift) の変化量を表1に示す。なお、立ち上がり電 圧とは、反転層が形成され始めたとき、またはログスケ ールで電流が流れ始めたときのVGに相当する。

#### [0119]

そして、表1に示すように、保護手段を有するサンプル は、normalのサンプルより、しきい値電圧の変動 と、立ち上がり電圧の変動が緩和されていることが分か る。

## [0120]

【発明の効果】

【図4】本発明の半導体装置の上面図及び回路図。

【図5】本発明の半導体装置の上面図及び回路図。

【図6】本発明の半導体装置の上面図及び回路図。

【図7】本発明の半導体装置の断面図。

(15)

【図8】 本発明の半導体装置に具備される画素の上面写 直

【図9】本発明の半導体装置に具備される画素の上面写 車。

【図10】本発明の半導体装置の回路図。

0 【図11】本発明の半導体装置の断面図。

【図12】本発明の半導体装置の全体図。

【図13】信号線駆動回路及び走査線駆動回路の図。

【図14】本発明が適用される電子機器の図。

【図15】半導体装置の図。

【図16】モジュールを示す図。

【図17】電源回路を示す図。

【図18】シリーズレギュレータを示す図。

【図19】スイッチングレギュレータを示す図。

【図20】バンドギャップ回路を示す図。

20 【図21】 DCアンプを示す図。

【図22】オペアンプを示す図。

【図23】オペアンプを示す図。

【図24】電流源を示す図。

本発明は、画素電極とトランジスタの間に抵抗素子を配置して、画素電極に帯電した余分な電荷が一度に且つ直接トランジスタに供給されないようにすることで、該トランジスタのソース電極又はドレイン電極の電位の急激な変動を緩和する。また、画素電極とトランジスタの間に容量素子を配置して、該画素電極に帯電した余分な電荷が、容量素子及びトランジスタに分配されることで、該トランジスタのソース電極又はドレイン電極の電位の急激な変動を緩和する。

27

#### [0121]

また、画素電極とトランジスタの間にダイオードを配置して、画素電極に帯電した余分な電荷を電源線に放電することで、該トランジスタのソース電極又はドレイン電極の電位の急激な変動を緩和する。このように本発明は、画素電極に帯電した電荷によるトランジスタのソース電極又はドレイン電極の電位の急激な変動を緩和することで、静電破壊を防止する。また本発明は、作製工程における静電破壊、特に画素電極まで作製した状態における静電破壊を防止する。


## 【図面の簡単な説明】

【図1】本発明の半導体装置の上面図及び回路図。


【図2】本発明の半導体装置の断面図。

【図3】本発明の半導体装置に具備される画素の上面写真。

【図1】



【図2】




# BEST AVAILABLE COPY


(16)

特開2004-126513


【図3】




【図5】




[図15]




【図4】



【図6】



【図8】




# BEST AVAILABLE COPY


(17)

特開2004-126513


【図7】




【図9】



【図10】





【図11】




特開2004-126513

【図12】







【図14】




【図13】







【図16】




【図20】




【図17】




[図18]




【図19】




【図21】




【図22】



【図24】





フロントページの続き

(72)発明者 安西 彩

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(72)発明者 福本 良太

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

Fターム(参考) 3K007 AB18 BA06 DB03 GA00

5C094 AA42 AA43 BA03 BA27 CA19 DA13 DB01 DB04 EA04 EA05 FA01 FA02 FB12 FB14 FB15

5F038	AC03	AC05	AC09	AC14	AC15	AC16	ARO7	AR26	AV06	BH02
	BH03	BH04	BH07	BH13	DF01	EZ06	EZ14	EZ15	EZ20	
5F110	AA22	BB02	BB04	CC02	DD01	DD02	DD03	DD05	DD15	DD17
	EE01	EE04	EE14	EE23	FF01	FF02	FF03	FF04	FF09	GG28
	GG29	HL03	HL04	HL12	HM15	NN03	NN04	NN22	NN24	NN27
	NN34	พพรร	MN36	NN71	NN72	0019	0023			

.

`